DIALOG(R)File 351:Derwent WPI (c) 2002 Thomson Derwent. All rts. reserv.

010884176 **Image available**
WPI Acc No: 1996-381127/ 199638

XRPX Acc No: N96-321338

Electron source for image forming appts. e.g. printer, copier, facsimile - has several electron-emitting components with electrically-conductive thin film and components electrode connected through several wiring in comb-shape arrangement

Patent Assignee: CANON KK (CANO)

Inventor: HASEGAWA M; KANEKO T; OHGURI N; SANDO K; SUGENO T; TAKAMATSU O;
TAMURA M; YANAGISAWA Y

Number of Countries: 002 Number of Patents: 004

Patent Family:

- ~ .	,0110 1 0111111	•							
Pat	ent No	Kind	Date	App	plicat No	Kind	Date	Week	
JP	8185818	Α	19960716	JP	94324338	Α	19941227	199638	В
US	6137218	Α	20001024	US	95446252	Α	19950522	200055	
				US	95578959	Α	19951227		
			,	US	98174003	A	19981016		
US	6283813	В1	20010904	US	95446252	Α	19950522	200154	
				US	95578959	Α	19951227		
				US	98174003	Α	19981016		
				US	2000573553	Α	20000519		
JΡ	3217629	B2	20011009	JP	94324338	Α	19941227	200164	

Priority Applications (No Type Date): JP 94324338 A 19941227; JP 94106673 A 19940520; JP 94109401 A 19940524; JP 95115803 A 19950515 Patent Details:

Patent No JP 8185818	Kind Lan	_	Main IPC H01J-031/15	Filing Notes
US 6137218	A		H01J-001/62	CIP of application US 95446252
05 0137210	**		11010 001/02	
				Div ex application US 95578959
				Div ex patent US 5831387
US 6283813	B1		H01J-009/02	CIP of application US 95446252
			•	Div ex application US 95578959
				Div ex application US 98174003
				Div ex patent US 5831387
				Div ex patent US 6137218
JP 3217629	B2	21	H01J-031/12	Previous Publ. patent JP 8185818

Abstract (Basic): JP 8185818 A

The source has several electron-emitting components (9) arranged in a matrix shape on a substrate (1). The components emit electrons from the electrically-conductive thin films (4) to which several component electrodes (2,3) are provided on both sides. A drive voltage is supplied between the component electrodes to the substrate through several wiring (6,8).

The direction wiring of a line are perpendicular to the opposite direction of the component electrodes. Several direction wiring form a sequence cross through insulated layers (7). Each direction wiring of the line is arranged on a position which contacts a component electrode to the line. Each direction wiring of the formed sequence is electrically connected to the component electrode in the line direction thus forming a comb-shape.

ADVANTAGE - Simplifies mfg. process due to simplified wiring structure. Arranges electron-emitting components with high density.

Shortens wiring formation due to elimination of photo-lithography process. Prevents wiring suction of emitted electrons. Provides display device with big screen and high resolution.

Dwg.1/25

Title Terms: ELECTRON; SOURCE; IMAGE; FORMING; APPARATUS; PRINT; COPY; FACSIMILE; ELECTRON; EMIT; COMPONENT; ELECTRIC; CONDUCTING; THIN; FILM; COMPONENT; ELECTRODE; CONNECT; THROUGH; WIRE; COMB; SHAPE; ARRANGE

Derwent Class: L03; V05

International Patent Class (Main): H01J-001/62; H01J-009/02; H01J-031/12;

H01J-031/15

International Patent Class (Additional): H01J-001/30

File Segment: CPI; EPI

Manual Codes (EPI/S-X): V05-D01; V05-D05C5

(51) Int.Cl.6

(19)日本国特新庁 (JP) (12) 公開特許公報 (A)

FΙ

庁内整理番号

(11)特許出顧公開番号

特開平8-185818

技術表示箇所

(43)公開日 平成8年(1996)7月16日

H01J	31/15	C								
	1/30	С								
		В								
		D								
	9/02	В								
			審査請求	未請求	請求項	の数24	OL	(全 23 頁)	最終頁	こ続く
(21)出顯番号	}	特顧平6 -324338		(71)	出願人	000001	007			
		·				キヤノ	ン株式	会社		
(22)出顧日		平成6年(1994)12月27日			東京都大田区下丸子3丁目30番2号					
				(72)	発明者	大栗	宜明			
						東京都	大田区	下丸子3丁目	30番2号	キヤ
						ノン株	式会社	内		
				(72)	発明者	菅野	徾			
						東京都	大田区	下丸子3丁目	30番2号	キヤ
						ノン株	式会社	内		
		,		(72)	発明者	高松	修			
				!		東京都	大田区	下丸子3丁目	30番2号	キヤ
						ノン棋	式会社	内		
				. (74)	代理人	弁理士	: 若林	忠		÷


電子源、該電子源を用いた画像形成装置、前記電子源の製造方法および前記画像形成装置の製造 (54) 【発明の名称】 方法

(57) 【要約】

【目的】 配線の構成の簡略化を図ることにより高密度 配線を可能とし、併せて、電子放出素子の電気的接続の 信頼性も向させる。

識別配号

【構成】 基板1には、X方向に対向する素子電極2、 3と、素子電極2、3をつなぎ、電子を放出する電子放 出部を有する導電性薄膜4とで構成される複数の電子放 出業子9が行列状に配置される。各電子放出業子9を接 続する配線として、基板1にはY方向に延びる複数の第 1の配線層6と、X方向に延びる複数の第2の配線層8 とが、互いに層間絶縁層7により絶縁されて交差して形 成される。第1の配線層6は、電子放出素子9の一方の 素子電極3に接触し電気的に接続される。第2の配線層 8は、電子放出素子9の他方の素子電極2の位置に対応 して柳状に突出したパターンを有し、この部分が他方の 素子電極2に接触し電気的に接触される。



【特許請求の範囲】

【請求項1】 電子放出部の両端に対向する一対の素子 電極を有し前記案子電極間に駆動電圧を印加することに より前記電子放出部より電子を放出する電子放出来子 が、基板上に行列状に復数個配置された電子源におい て、

前記基板に、前記案子電極間に駆動電圧を印加するため の配線として、前配素子電極の対向方向に垂直な複数の 行方向配線と、前記案子電極の対向方向に平行な複数の 列方向配線とが、互いに絶縁層を介して交差して形成さ *10*

前記各行方向配線は、行方向に並んだ前記電子放出案子 の素子電極のうち一方の素子電極に接触する位置に配置 され、

前記各列方向配線は、列方向に並んだ前記電子放出案子 の素子電極のうち他方の素子電極にそれぞれ電気的に接 続するための、櫛状に突出したパターンを有することを 特徴とする電子源。

【請求項2】 前記各行方向配線および各列方向配線 が、厚膜印刷法により形成される請求項1に記載の電子 20

【請求項3】 前記各列方向配線の各櫛状に突出したパ ターンは、前記他方の素子電極に接触する請求項1また は2に記載の電子源。

【請求項4】 前記各行方向配線および各列方向配線の うち、少なくとも前記電子放出素子の正極となる素子電 極に接触する配線が、前記電子放出素子の素子電極の端 部で接触している請求項3に記載の電子源。

前記基板には、前記各行方向配線および 【請求項5】 各列方向配線とともに、前配各電子放出素子の他方の素 30 置。 子電極に接触する部分配線が形成され、

前記各列方向配線の各櫛状に突出したパターンは、それ ぞれ前記各部分配線に接触する請求項1または2に記載 の電子源。

【請求項6】 前記各部分配線は厚膜印刷法により形成 され、前記各部分配線および前記各行方向配線のうち、 少なくとも前記電子放出素子の正極となる素子電極に接 触する配線が、前記電子放出素子の素子電極の端部で接 触している請求項5に記載の電子源。

【請求項7】 電子放出部の両端に対向する一対の案子 電極を有し前記案子電極間に駆動電圧を印加することに より前記電子放出部より電子を放出する電子放出案子 が、基板上に行列状に復数個配置された電子源におい て、

前記基板に、前記素子電極間に駆動電圧を印加するため の配線として、前記素子電極の対向方向と垂直な方向に 対向配置された複数の第1の行方向配線および複数の第 2の行方向配線が、それぞれ前配電子放出素子を間にお いて前記電子放出案子の行ごとに形成され、

2 間に位置する各電子放出案子の一方の案子電極にそれぞ れ接触する、櫛状に突出したパターンを有し、

前記各第2の行方向配線は、前記第1の行方向配線との 間に位置する各電子放出素子の他方の素子電極にそれぞ れ接触する、櫛状に突出したパターンを有することを特 徴とする電子源。

【請求項8】 前記各第1の行方向配線および各第2の 行方向配線が厚膜印刷法により形成される請求項7に記 齢の量子源。

【請求項9】 前記各第1の行方向配線および各第2の 行方向配線のうち、少なくとも前記電子放出素子の正極 となる素子電極に接触する配線が、前記電子放出素子の 秦子電極の端部で接触している請求項8に記載の電子 源。

【請求項10】 前記電子放出素子は、対向する対の素 子電極と、前記対の素子電極間をつなぎ一部が電気的に 高抵抗な状態となった導電性薄膜とで構成される、表面 伝導型の電子放出素子である請求項1ないし9のいずれ か1項に記載の電子源。

【請求項11】 請求項1ないし10のいずれか1項に 記載の電子源を備えた画像形成装置であって、

前記電子源の電子放出素子から放出された電子が衝突す ることにより画像が形成される画像形成部材が支持枠を 介して前記電子源に対向配置され、前記電子源と前記支 持枠と前記画像形成部材とを含む外囲器の内部が真空雰 囲気とされていることを特徴とする画像形成装置。

【請求項12】 前記画像形成部材は、前記電子放出素 子から放出された電子が衝突することにより発光する蛍 光体を含む蛍光膜である請求項11に記載の画像形成装

【請求項13】 基板上に、電子放出素子を構成し電子 放出部の両端に対向する対の素子電極を行列状に複数対 配置し、前記素子電極間に電圧を印加して前記電子放出 部より電子を放出させるための配線を形成する電子源の 製造方法において、

前記案子電極の対向方向に垂直な方向を行方向とし、平 行な方向を列方向としたとき、

前記配線を形成する工程が、前記電子放出素子の列ごと に配置されて前記行方向に延び、前記行方向に並ぶ案子 電極のうち一方の素子電極に接触する複数の行方向配線 を形成する工程と、

前記各行方向配線を形成した後、前記電子放出素子の行 ごとに配置されて前記列方向に延びる複数の絶縁層を前 紀行方向配線に交差して形成する工程と、

前記各絶縁層上に、前記列方向に並ぶ素子電極のうち他 方の素子電極にそれぞれ電気的に接続するための櫛状に 突出したパターンを有する複数の列方向配線を形成する 工程とを含むことを特徴とする電子源の製造方法。

前記各行方向配線および各列方向配線 【請求項14】 前記各第1の行方向配線は、前記第2の行方向配線との 50 を、厚膜印刷法により形成する請求項13に記載の電子

源の製造方法。

【請求項15】 前記各列方向配線の各様状に突出した パターンを、前記他方の素子電極に接触する位置に形成 する請求項13または14に記載の電子源の製造方法。

【請求項16】 前記各行方向配線および各列方向配線 のうち、少なくとも前配電子放出素子の正極となる素子 電極に接触する配線を、前記電子放出素子の素子電極の 端部で接触する位置に形成する請求項15に配載の電子 源の製造方法。

【請求項17】 前記各列方向配線を形成する前に、前 10 記各案子電極の他方の案子電極に接触する部分配線を形成し、

前記各列方向配線の各櫛状に突出したパターンを、それ ぞれ前記各部分配線に接触する位置に形成する請求項1 3または14に記載の電子源の製造方法。

【請求項18】 前記各部分配線を厚膜印刷法により形成し、前記各部分配線および前配各行方向配線のうち、少なくとも前記電子放出素子の正極となる案子電極に接触する配線を、前記電子放出案子の素子電極の端部で接触する位置に形成する請求項17に記載の電子源の製造 20方法。

【請求項19】 基板上に、電子放出素子を構成し電子放出部の両端に対向する対の素子電極を行列状に複数対配置し、前配素子電極間に電圧を印加して前配電子放出部より電子を放出させるための配線を形成する電子源の製造方法において、

前記素子電極の対向方向に垂直な方向を行方向とし、平行な方向を列方向としたとき、

前記配線を形成する工程が、前記電子放出素子の行ごと に配置されて前記列方向に延び、前記列方向に並ぶ案子 30 電極のうち一方の案子電極にそれぞれ接触する様状に突 出したパターンを有する複数の第1の行方向配線を形成 する工程と、

前記電子放出素子を間において前記各第1の行方向配線 に対向配置されて前記列方向に延び、前記列方向に並ぶ 素子電極のうち他方の素子電極にそれぞれ接触する櫛状 に突出したパターンを有する複数の第2の行方向配線を 形成する工程とを含むことを特徴とする電子源の製造方 法。

【請求項20】 前記各第1の行方向配線および各第2 40 の行方向配線を同時に形成する請求項19に配載の電子 源の製造方法。

【請求項21】 前記各第1の行方向配線および各第2の行方向配線を厚膜印刷法により形成する請求項19または20に記載の電子源の製造方法。

【請求項22】 前配各第1の行方向配線および各第2の行方向配線のうち、少なくとも前配電子放出素子の正極となる素子電極に接触する配線を、前配電子放出素子の素子電極の端部で接触する位置に形成する請求項21に配載の電子源の製造方法。

【請求項23】 請求項13ないし22のいずれか1項に記載の電子源の製造方法により電子源を製造し、前記電子源に支持枠を介して、前記電子源の電子放出案子から放出された電子が衝突することにより画像が形成される画像形成部材を対向配置して外囲器を構成した後、前配外囲器の内部を排気することを特徴とする画像形成装置の製造方法。

【請求項24】 前記画像形成部材を、前記電子放出素子から放出された電子が衝突することにより発光する蛍光体を含む蛍光膜で構成する請求項1に記載の画像形成装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、多数個の電子放出素子 を備える電子源およびその応用である画像形成装置、ま た、それらの製造方法に関する。

[0002]

【従来の技術】従来、電子放出素子として熱電子源と冷陰極電子源の2種類が知られている。冷陰極電子源には、電界放出型(以下、「FE型」と略す)、金属/絶縁層/金属型(以下、「MIM型」と略す)や表面伝導型電子放出素子等がある。

【0003】 F E型の例としては、W.P.Dyke & W.W.Dolan, "Field emission", Advance in Electron Physics, 8, 89 (1956) あるいはC.A. Spindt, "Physical Properties of thin-film field emission cathodes with molbde ninmcones", J.Appl.phys., 47, 5248 (1976) 等が知られている。M I M型の例としては、C.A. Mead, "The tunnel-emission amplifier, J.Appl.Phys., 32, 646 (1961) 等が知られている。表面伝導型電子放出素子の例としては、M.I.Elinson, Radio Eng. Electron Phys., 10, (1965) 等がある。

【0004】表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この表面伝導型電子放出素子としては、前記エリンソン等によるSnO2 薄膜を用いたもの、Au薄膜によるもの[G.Dittmer: "Thin Solid Films", 9, 317(1972)]、In2 Os /SnO2 薄膜によるもの [M.Hartwell and C.G.Fonstad: "IEEETrans. ED Conf.", 519(1975)]、カーボン薄膜によるもの [荒木久 他: 真空、第26巻、第1号、22頁(1983)]等が報告されている

【0005】これらの表面伝導型電子放出素子の典型的な素子構成として、前述のM.ハートウェルの素子構成を図25に示す。同図において1001は基板である。1004は導電性薄膜で、両端部が素子電極1002、1003となるH型状のパターンにスパッタで形成された金属酸化物薄膜等からなり、後述の通電フォーミング 50 と呼ばれる通電処理により電子放出部1005が形成さ

れる。なお、図中の来子電極1002、1003の間隔 L1は0.5~1mm、幅Wは0.1mmで設定されて いる。

【0006】従来、これらの表面伝導型電子放出素子においては、電子放出を行う前に導電性轉膜1004を予め通電フォーミングと呼ばれる通電処理によって電子放出部1005を形成するのが一般的であった。すなわち、通電フォーミングとは前配導電性轉膜1004の両端に直流電圧あるいは非常にゆっくりとした昇電圧、例えば1V/分程度を印加運電し、導電性轉膜1004を 10局所的に破壊、変形もしくは変質させ、電気的に高抵抗な状態にした電子放出部1005を形成することである。なお、電子放出部1005は導電性轉膜1004の一部に急裂が発生しその急裂付近から電子放出が行われる。前記通電フォーミング処理をした表面伝導型電子放出素子は、上述した導電性轉膜1004に電圧を印加し、素子に電流を流すことにより、電子放出部1005より電子を放出させるものである。

[0007] さらに、通常は通電フォーミング工程の終 了後に、活性化と呼ばれる工程が導入される。この目的 20 は、通電フォーミングにより高抵抗化された表面伝導型 電子放出素子に一定の電圧を一定時間通電し続けること によって、電子放出量を増加させることである。

【0008】上述の表面伝導型電子放出素子は、構造が 単純で製造も容易であることから、大面積にわたって多 数素子を配列形成できる利点がある。そこで、この特徴 を生かせるよういろいろな応用が研究されている。 例え ば、電荷ビーム源や表示装置等が挙げられる。多数の表 面伝導型電子放出素子を配列形成した例としては、はし ご型配置と呼ぶ、並列に表面伝導型電子放出素子を配列 30 し、個々の素子の両端を配線(共通配線とも呼ぶ)で、 それぞれ結線した行を多数行配列した電子源が挙げられ る (例えば、特開昭64-31332号公報、特開平1 - 283749号公報、特別平1-257552号公報 等)。また、特に表示装置等の画像形成装置において は、近年、液晶を用いた平板型表示装置が、CRTに替 わって普及してきたが、自発光型でないためパックライ トを持たなければならない等の問題点があり、自発光型 の表示装置の開発が望まれてきた。自発光型表示装置と しては、表面伝導型電子放出素子を多数配置した電子源 40 と電子源より放出された電子によって、可視光を発光さ せる蛍光体とを組み合せた表示装置である画像形成装置 が挙げられる(例えば、米国特許第5066883号明 細書)。

[0009]

【発明が解決しようとする課題】上述したように、多数の電子放出素子を配置した電子源は、大面積の画像表示装置等への応用が期待されている。しかし、画像の高解像度化が進む状況においては、電子放出素子の高密度配置が要求される。そのためには、各電子放出素子を駆動50

するために各電子放出素子に接続される配線も高密度に 配線しなければならず、それに伴い、各電子放出素子と 配線との接続の信頼性についても、より一層向上させる 必要があった。

6

【0010】そこで本発明は、配線の構成の簡略化を図ることにより高密度配線を可能とし、併せて、電子放出 素子の電気的接続の信頼性も向上する電子源、およびそ の応用である画像形成装置、さらには、それらの製造方 法を提供することを目的とする。

0 [0011]

【課題を解決するための手段】上記目的を達成するため本発明の電子源は、電子放出部の両端に対向する一対の素子電極を有し前記素子電極間に駆動電圧を印加することにより前記電子放出部より電子を放出する電子放出 素子が、基板上に行列状に復数個配置された電子源において、前記基板に、前記素子電極間に駆動電圧を印加するための配線として、前記素子電極の対向方向に垂直な複数の行方向配線と、前記素子電極の対向方向に平行な複数の列方向配線とが、互いに絶録層を介して交差して形成され、前記各行方向配線は、行方向に並んだ前記電子放出素子の素子電極のうち一方の素子電極に接触する位置に配置され、前記各列方向配線は、列方向に並んだ前記電子放出素子の素子電極のうち他方の素子電極にそれぞれ電気的に接続するための、櫛状に突出したパターンを有することを特徴とする。

[0012] この場合、前配各行方向配線および各列方向配線が、厚膜印刷法により形成されるものであってもよい。

【0013】また、前記各列方向配線の各権状に突出したパターンは、前記他方の素子電極に接触するものとし、さらに、前記各行方向配線および各列方向配線のうち、少なくとも前記電子放出素子の正極となる素子電極に接触する配線が、前記電子放出素子の素子電極の端部で接触しているものであってもよい。

【0014】一方、前記基板には、前記各行方向配線および各列方向配線とともに、前配各電子放出素子の他方の素子電極に接触する部分配線が形成され、前記各列方向配線の各櫛状に突出したパターンは、それぞれ前記各部分配線に接触するものとし、さらに、前記各部分配線は厚膜印刷法により形成され、前記各部分配線および前記各行方向配線のうち、少なくとも前配電子放出素子の正極となる素子電極に接触する配線が、前記電子放出素子の素子電極の端部で接触しているものであってもよい。

【0015】また本発明の電子源は、電子放出部の両端に対向する一対の素子電極を有し前記案子電極間に駆動電圧を印加することにより前記電子放出部より電子を放出する電子放出案子が、基板上に行列状に復数個配置された電子源において、前記基板に、前記案子電極間に駆動電圧を印加するための配線として、前記案子電極の対

向方向と垂直な方向に対向配置された複数の第1の行方 向配線および複数の第2の行方向配線が、それぞれ前記 電子放出素子を間において前記電子放出素子の行ごとに 形成され、前記各第1の行方向配線は、前記第2の行方 向配線との間に位置する各電子放出素子の一方の素子電 極にそれぞれ接触する、櫛状に突出したパターンを有 し、前記各第2の行方向配線は、前記第1の行方向配線 との間に位置する各電子放出素子の他方の素子電極にそ れぞれ接触する、櫛状に突出したパターンを有すること を特徴とするものであってもよい。

【0016】この場合には、前配各第1の行方向配線お よび各第2の行方向配線が厚膜印刷法により形成される ものであったり、さらに、前配各第1の行方向配線およ び各第2の行方向配線のうち、少なくとも前記電子放出 素子の正極となる素子電極に接触する配線が、前記電子 放出素子の素子電極の端部で接触しているものであって もよい。

【0017】そして、上記各電子源の発明において、前 記載子放出素子は、対向する対の素子電極と、前記対の 素子電極間をつなぎ一部が電気的に高抵抗な状態となっ 20 た導電性薄膜とで構成される、表面伝導型の電子放出素 子であるものであってもよい。

【0018】本発明の画像形成装置は、上記本発明のい ずれか1つの電子源を備えた画像形成装置であって、前 記電子源の電子放出素子から放出された電子が衝突する ことにより画像が形成される画像形成部材が支持枠を介 して前記電子源に対向配置され、前記電子源と前記支持 枠と前記画像形成部材とを含む外囲器の内部が真空雰囲 気とされていることを特徴とする。

【0019】また、前配画像形成部材は、前配電子放出 30 素子から放出された電子が衝突することにより発光する 蛍光体を含む蛍光膜であってもよい。

【0020】本発明の電子額の製造方法は、 基板上 に、電子放出素子を構成し電子放出部の両端に対向する 対の来子電極を行列状に複数対配置し、前配案子電極間 に電圧を印加して前記電子放出部より電子を放出させる ための配線を形成する電子額の製造方法において、前記 素子電極の対向方向に垂直な方向を行方向とし、平行な 方向を列方向としたとき、前記配線を形成する工程が、 前記電子放出素子の列ごとに配置されて前記行方向に延 40 び、前記行方向に並ぶ素子電極のうち一方の素子電極に 接触する複数の行方向配線を形成する工程と、前配各行 方向配線を形成した後、前記電子放出案子の行ごとに配 置されて前記列方向に延びる複数の絶縁層を前配行方向 配線に交差して形成する工程と、前配各絶縁層上に、前 記列方向に並ぶ素子電極のうち他方の素子電極にそれぞ れ電気的に接続するための櫛状に突出したパターンを有 する複数の列方向配線を形成する工程とを含むことを特 徴とする。

[0021] この場合、前配各行方向配線および各列方 50 する。

8 向配線を、厚膜印刷法により形成するものであってもよ

【0022】また、前記各列方向配線の各櫛状に突出し たパターンを、前記他方の案子電極に接触する位置に形 成するものであってもよく、さらに、前配各行方向配線 および各列方向配線のうち、少なくとも前記電子放出素 子の正極となる素子電極に接触する配線を、前記電子放 出案子の素子電極の端部で接触する位置に形成するもの であってもよい。

【0023】一方、前記各列方向配線を形成する前に、 前記各案子電極の他方の案子電極に接触する部分配線を 形成し、前配各列方向配線の各様状に突出したパターン を、それぞれ前配各部分配線に接触する位置に形成する ものであってもよく、さらに、前配各部分配線を厚膜印 刷法により形成し、前記各部分配線および前記各行方向 配線のうち、少なくとも前記電子放出来子の正極となる 素子電極に接触する配線を、前記電子放出案子の案子電 極の端部で接触する位置に形成するものであってもよ

【0024】また本発明の電子源の製造方法は、基板上 に、電子放出素子を構成し電子放出部の両端に対向する 対の素子電極を行列状に複数対配置し、前記素子電極間 に電圧を印加して前記電子放出部より電子を放出させる ための配線を形成する電子源の製造方法において、前記 素子電極の対向方向に垂直な方向を行方向とし、平行な 方向を列方向としたとき、前配配線を形成する工程が、 前記電子放出素子の行ごとに配置されて前記列方向に延 び、前記列方向に並ぶ素子電極のうち一方の素子電極に それぞれ接触する櫛状に突出したパターンを有する複数 の第1の行方向配線を形成する工程と、前記電子放出素 子を間において前記各第1の行方向配線に対向配置され て前記列方向に延び、前記列方向に並ぶ案子電極のうち 他方の素子電極にそれぞれ接触する棒状に突出したバタ ーンを有する複数の第2の行方向配線を形成する工程と を含むことを特徴とするものもでもある。

【0025】この場合には、前記各第1の行方向配線お よび各第2の行方向配線を同時に形成するものや、前記 各第1の行方向配線および各第2の行方向配線を厚膜印 刷法により形成するものであってもよく、さらに、前記 各第1の行方向配線および各第2の行方向配線のうち、 少なくとも前記電子放出素子の正極となる素子電極に接 触する配線を、前記電子放出素子の素子電極の端部で接 触する位置に形成するものであってもよい。

【0026】本発明の画像形成装置の製造方法は、上記 本発明のいずれか1つの電子源の製造方法により電子源 を製造し、前記電子源に支持枠を介して、前記電子源の 電子放出素子から放出された電子が衝突することにより 画像が形成される画像形成部材を対向配置して外囲器を 構成した後、前記外囲器の内部を排気することを特徴と

【0027】また、前記画像形成部材を、前記電子放出 素子から放出された電子が衝突することにより発光する 蛍光体を含む蛍光膜で構成するものであってもよい。

9

[0028]

【作用】上記のとおり構成された本発明の電子額のう ち、行列状に配置された電子放出素子の素子電極間に駆 動電圧を印加するための配線として、複数の行方向配線 および複数の列方向配線が互いに絶縁層を介して交差し て形成されたものでは、各行方向配線は、行方向に並ん だ電子放出素子の素子電極のうち一方の素子電極に接触 10 する位置に配置され、これら一方の素子電極と電気的に 接続される。また、各列方向配線は、列方向に並んだ電 子放出素子の素子電極のうち他方の素子電極の位置に対 応して櫛状に突出したパターンを有し、このパターンが これら他方の素子電極と電気的に接続される。各列方向 配線の櫛状に突出したパターンの、他方の素子電極との 電気的接続は、直接、または他方の素子電極に接触する 部分配線を介してなされる。このように複数の行方向配 線および複数の列方向配線を設けることで、各行方向配 線および各列方向配線を形成するだけで電子放出素子の 20 秦子電極に駆動電圧を印加するための配線がなされ、秦 子電極を各配線に接続するための特別な構造や工程を必 要としなくなる。その結果、電子源の製造工程の簡略 化、および素子電極の配線構造の簡略化が達成される。 また、配線構造の簡略化により、素子電極と各配線との 接続部分の信頼性が向上するとともに、配線に支配され る部分の面積が低減されるので高密度配線が可能とな り、素子電極ひいては電子放出素子をより高密度に配置 することができるようになる.

【0029】一方、行列状に配置された電子放出素子の 30 素子電極間に駆動電圧を印加するための配線として、電 子放出素子の行ごとに、電子放出素子を間において素子 電極の対向方向と垂直な方向に、複数の第1の行方向配 線および第2の行方向配線を形成したものでは、各行方 向配線は、それぞれ棒状に突出するパターンにおいて素 子電極に接触し、電気的に接続される。その結果、第1 の行方向配線および第2の行方向配線だけで、電子放出 素子の素子電極との配線がなされ、電子原の製造工程の 簡略化、および案子電極の配線構造の簡略化が達成され る。しかも、各行方向配線は、互いに重なり合わず同時 40 に形成することができるので、配線工程および配線構造 がより簡略化したものとなる。

【0030】さらに、上記本発明の電子源において、各 配線を厚膜印刷法により形成することで、フォトリソグ ラフィ工程を必要とせずに各配線の形成を行え、各配線 の形成工程の短縮化が図られる。

【0031】また、各配線のうち、少なくとも電子放出 素子の正極となる素子電極に接触する配線を、素子電極 の端部で接触させることで、電子放出素子の電子放出部 と配線との距離が遠くなるので、電子放出案子から放出 50 と変調信号との差電圧として供給されるものである。

された電子が配線に吸い込まれる現象が抑えられる。

【0032】そして、本発明の電子源に用いられる電子 放出素子の中でとりわけ好ましいのは、表面伝導型の電 子放出素子である。表面伝導型の電子放出素子は、構造 が簡単で製造が単純であり、大面積のものも容易に作製 できる。近年、特に大画面で安価な画像形成装置が求め られる状況においては、とりわけ好意な電子放出案子で

[0033] 本発明の画像形成装置は、上述した配線構 造を有する本発明の電子源を用いているので、配線およ び電子放出素子の密度を高密度化でき、単位面積あたり の国素数を増やし、高解像度を有する画像形成装置が達 成される。特に、画像形成部材として、電子放出案子か ら放出される電子が衝突することにより発光する蛍光体 を含む蛍光膜を用いることで、高解像度でしかも大画面 の画像表示装置が容易に得られる。

[0034]

【実施例】次に、本発明の実施例について図面を参照し て説明する。

【0035】 (第1実施例) 図1は、本発明の電子源の 第1実施例の要部平面図であり、基板1上に多数個の表 面伝導型の電子放出素子9をマトリックス状に配置した 例を示している。各電子放出素子9は、それぞれ対向す る一対の素子電極2、3と、これら対の素子電極2、3 をつなぐ、電子放出部形成用の導電性薄膜4とで構成さ

[0036] また、基板1上には、素子電極2、3の対 向方向と垂直な方向であるY方向(行方向)に延びる、 行方向配線としての複数本の第1の配線層6、および素 子電極2、3の対向方向と平行な方向であるX方向(列 方向) に延びる、列方向配線としての複数本の第2の配 線層8が、層間絶縁層7で電気的に分離されてマトリッ クス状に設けられている。 第1の配線層 6 は、Y方向に 配列される電子放出素子9の一方の素子電極3と接触し ている。第2の配線層8は、X方向に配列される電子放 出素子9に対応する位置に、第1の配線層6と平行に突 出するパターンを有し、この部分が、電子放出案子9の 他方の素子電極2に接触している。これによって、電子 放出素子9は、第1の配線層6と第2の配線層8との間 に電気的に接続されている。

【0037】また、詳しくは後述するが、第2の配線層 8には、X方向に配列される電子放出素子9の行を、入 力信号に応じて走査するための走査信号を印加する不図 示の走査信号発生手段と電気的に接続されている。 一 方、第1の配線層 6 には、Y方向に配列される電子放出 案子9の列の各列を入力信号に応じて変調するための変 調を信号を印加する不図示の変調信号発生手段を電気的 に接続されている。さらに、電子放出案子9の各案子に 印加される駆動電圧は、当該素子に印加される走査信号

【0038】上記構成において、単純なマトリックス配 線だけで個別の素子を選択して独立に駆動可能になる。

【0039】ここで、本発明に好適な表面伝導型の電子 放出来子について説明する。

【0040】図6は、本発明に好適な基本的な表面伝導 型の電子放出素子の構成を示す図で、同図(a)はその 平面図、同図(b)はその断面図である。以下、図6を 用いて、本発明に好適な電子放出素子の基本的な構成を 説明する。

【0041】図6において、基板101上には互いに間 10 隔をおいて2つの素子電極102、103が配置され、 各素子電極102、103をつないで、電子放出部10 5が形成された導電性薄膜104が設けられている。

【0042】基板101としては、石英ガラス、Na等 の不純物含有量を減少したガラス、青板ガラス、青板ガ ラスにスパッタ法等により形成したS1Oz を積層した ガラス基板等およびアルミナ等のセラミックス等が用い られる。

【0043】対向する素子電極102、103の材料と しては、一般的な導体材料が用いられ、例えば、Ni、 Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd 等の金属あるいは合金、およびPd、Ag、Au、Ru Oz、Pd-Ag等の金属あるいは金属酸化物とガラス 等から構成される印刷導体、Inz Oz /SnOz 等の 透明導体、およびポリシリコン等の半導体導体材料等か ら適宜選択される。

【0044】素子電極間隔し、素子電極長さW、導電性 薄膜104の形状等は、応用される形態等によって設計 される。素子電極間隔しは、好ましくは数百オングスト ロームより数百マイクロメートルであり、より好ましく 30 は、素子電極102、103間に印加する電圧と電子放 出し得る電界強度等により、数マイクロメートルより数 十マイクロメートルである。素子電極長さWは、好まし くは、電極の抵抗値、電子放出特性により、数マイクロ メートルより数百マイクロメートルである。また、素子 電極102、103の膜厚は、数百オングストロームよ り数マイクロメートルである。

【0045】なお、図6に示した構成に限らず、基板1 01上に、導電性薄膜104、対向する素子電極10 2、103の電極順に積層構成してもよい。

【0046】導電性薄膜104は、良好な電子放出特性 を得るためには、微粒子で構成された微粒子膜が特に好 ましく、その膜厚は、素子電極102、103へのステ ップカパレージ、素子電極102、103間の抵抗値お よび後述する通電フォーミング条件等によって適宜設定 され、好ましくは、数オングストロームより数千オング ストロームで、特に好ましくは、10オングストローム より500オングストロームであり、その抵抗値は、1 0° より10′ Ω/□のシート抵抗値である。また、導 電性薄膜104を構成する材料は、Pd、Pt、Ru、

Ag, Au, Ti, In, Cu, Cr, Fe, Zn, S n、Ta、W、Pb等の金属、PdO、SnO2、In 2 Os 、 P b O、 S b 2 Os 、 等の酸化物、 H f B 2 、 ZrBz、LaBe、CeBe、YBe、GdBe等の 硼化物、TIC、ZrC、HfC、TaC、SIC、W C等の炭化物、TiN、ZrN、HfN等の窒化物、S i、Ge等の半導体、カーボン、さらにはAgMg、N iCu、PbSn等が挙げられる。

12

【0047】なお、ここで述べる微粒子膜とは、複数の 微粒子が集合した膜であり、その微細構造として、微粒 子が個々に分散配置した状態のみならず、微粒子が互い に隣接、あるいは重なり合った状態(島状も含む)の膜 をさしており、微粒子の粒径は、数オングストロームよ り数千オングストローム、好ましくは10オングストロ ームより200オングストロームである。

【0048】電子放出部105は、導電性薄膜104の 一部に形成され、電気的に高抵抗な状態となった亀裂で あり、導電性薄膜104の膜厚、膜質、材料および後述 する通電フォーミング等の製法に依存して形成される。 また、数オングストロームより数百オングストロームの 粒径の導電性微粒子を有することもある。この導電性微 粒子は、導電性薄膜104を構成する材料の元素の一

部、あるいは全てと同様のものである。また、電子放出 部105およびその近傍の導電性薄膜104には、炭素 あるいは炭素化合物を有することもある。 【0049】上述の表面伝導型電子放出案子の製造方法

としては様々な方法が考えられるが、その一例を図7に 示す。

【0050】以下、順をおって図6および図7に基づい て製造方法の説明をする。

【0051】(1) 基板101を洗剤、純水および有 機溶剤により十分に洗浄後、真空蒸着法、スパッタ法等 により基板101上に索子電極材料を堆積後、フォトリ ソグラフィー技術により基板101上に素子電極10 2、103を形成する(図7(a))。

【0052】素子電極102、103の形成方法として は、厚膜印刷法を用いても一向に差し支えない。印刷法 を用いた場合の材料としては、有機金属ペースト(MO D) 等が挙げられる。

【0053】(2) 素子電極102、103を設けた 基板101に、有機金属溶液を塗布して放置することに より、有機金属薄膜を形成する。有機金属溶液とは、前 述の導電性薄膜104の材料の金属を主元素とする有機 金属化合物の溶液である。この後、有機金属薄膜を加熱 焼成処理し、リフトオフ、エッチング等によりパターニ ングし、導電性薄膜104を形成する(図7(b))。 ここでは、有機金属溶液の塗布法により説明したが、こ れに限るものでなく、真空蒸着法、スパッタ法、化学的 気相堆積法、分散塗布法、ディッピング法、スピンナー 50 法等によって形成される場合もある。

40

【0054】(3) 続いて、素子電極102、103間に、不図示の電源により通電すると、導電性薄膜104の部位に、構造の変化した電子放出部105が形成される(図7(c))。この通電処理は通電フォーミングと呼ばれ、通電フォーミングにより導電性薄膜104を局所的に破壊、変形もしくは変質させ、構造の変化した部位を電子放出部105と呼ぶ。通電フォーミングの電圧波形の例を図8に示す。

【0055】電圧波形は、特に、パルス波形が好ましく、パルス波高値を定電圧としたパルスを連続的に印加 10 する場合(図8(a))と、パルス波高値を増加させながら電圧パルスを印加する場合(図8(b))とがある。まず、パルス波高値を定電圧とした場合について説明する。

【0056】図8(a)におけるT1およびT2は、それぞれ電圧波形のパルス幅およびパルス間隔であり、T1を1マイクロ秒~10ミリ秒、T2を10マイクロ秒~100ミリ秒とし、三角波の波高値(通電フォーミング時のピーク電圧)は、表面伝導型電子放出素子の前述した形態に応じて適宜選択し、適当な真空度、例えば12005Torr程度の真空雰囲気下で、数秒から数十分印加する。なお、素子電極102、103間に印加する波形は三角波に限定することはなく、矩形波など所望の波形を用いてもよい。

【0057】図8(b)におけるT1およびT2は、それぞれ図8(a)と同様であり、三角液の液高値(通電フォーミング時のピーク電圧)は、例えば0.1Vステップ程度ずつ増加させ、適当な真空雰囲気下で印加する。なお、この場合の通電フォーミング処理の終了は、パルス間隔T2中に、導電性薄膜104を局所的に破壊、変形させない程度の電圧、例えば1Mオーム以上の抵抗を示したとき、通電フォーミングを終了とする。

【0058】(4) 次に、通電フォーミングが終了した素子に活性化工程と呼ぶ処理を好ましくは施す。活性化工程とは、例えば、10-1~10-5 Torr程度の真空度で、通電フォーミング同様、パルス波高値を定電圧としたパルスの印加を繰り返す処理のことをいい、真空中に存在する有機物質から、炭素および炭素化合物を堆積することで、導電性薄膜104を流れる素子電流If、電子放出部105より放出される放出電流Ieが著40しく変化する処理である。素子電流Ifと放出電流Ieを測定しながら、例えば、放出電流Ieが飽和した時点で、活性化工程を終了する。また、パルス波高値は、好ましくは動作駆動電圧である。

【0059】なお、ここでいう炭素および炭素化合物とは、グラファイト(単、多結晶双方を指す)非晶質カーボン (非晶質カーボンおよび多結晶グラファイトとの混合物を指す)であり、その膜厚は、好ましくは500オングストローム以下、より好ましくは300オングストローム以下である。

14

【0061】通電フォーミング工程、活性化処理した真空度より高い真空度の真空雰囲気とは、例えば、約10 「Torr以上の真空度を有する真空度であり、より好ましくは、超高真空系であり、炭素あるいは炭素化合物が新たに、ほば堆積しない真空度である。従って、これによって、これ以上の炭素あるいは炭素化合物の堆積を抑制することが可能となり、素子電流If、放出電流Ieが安定する。

【0062】上述のような構成と製造方法によって作製された、本発明に好適な電子放出案子の特性評価について、図9および図10を用いて説明する。

【0063】図9は、図6に示した構成を有する素子の電子放出特性を測定するための測定評価装置の概略構成図である。図9において、図6と同一ものについては、同一の符号で示した。また、151は、電子放出素子に素子電圧Vfを印加するための電源、150は素子電極102、103間の導電性薄膜104を流れる素子電流Ifを測定するための電流計、154は、素子の電子放出部105より放出される放出電流Ieを捕捉するためのアノード電極、153はアノード電極154に電圧を印加するための高圧電源、152は素子の電子放出部105より放出される放出電流Ieを測定するための電流計である。

【0064】また、電子放出素子およびアノード電極154は真空装置内に設置され、その真空装置には排気ポンプ156および真空計等の真空装置に必要な機器が具備されており、所望の真空下で本素子の測定評価を行えるようになっている。なお、排気ポンプ156は、ターポポンプ、ロータリーポンプからなる通常の高真空装置系と、更に、イオンボンブからなる超高真空装置系とからなる。また、真空装置155全体および基板は、不図示のヒータにより200℃まで加熱できる。従って、本測定装置では、前述の通電フォーミング以降の工程も行うことができる。アノード電極154の電圧は、1kV~10kV、アノード電極154と電子放出素子との距離Hは2mm~8mmの範囲で測定した。

【0065】図9に示した測定評価装置により測定された放出電流Ieおよび素子電流Ifと素子電圧Vfの関係の典型的な例を図10に示す。なお、放出電流Ieは素子電流Ifに比べて着しく小さいので、図10では任意単位で示されており、縦軸および横軸はリニアスケールである。

【0066】図10からも明らかなように、本発明に好 適な表面伝導型電子放出素子は、放出電流Ieに対する 50 三つの特徴的特性を有する。

【0067】まず第一に、本案子は、ある電圧(しきい 値電圧と呼ぶ、図10中のVth)以上の素子電圧Vf を印加すると急激に放出電流Ieが増加し、一方、しき い値電圧Vth以下では放出電流Ieがほとんど検出さ れない。すなわち、放出電流Ieに対する明確なしきい 値電圧Vthを持った非線形案子である。

【0068】第二に、放出電流Ieが素子電圧Vfに依 存するため、放出電流 I e は素子電圧 V f で制御でき る。

放出電荷は、素子電圧Vfを印加する時間に依存する。 すなわち、アノード電極154に捕捉される電荷量は、 素子電圧Vfを印加する時間により制御できる。

【0070】以上のような、本発明に好適な表面伝導型 電子放出来子の特徴的特性のため、入力信号に応じて、 電子放出特性が、複数の電子放出素子を配置した電子 源、画像形成装置等でも容易に制御できることとなり、 多方面への応用ができる。

【0071】また、素子電流Ifは素子電圧Vfに対し て単調増加する (MI特性と呼ぶ)、より好ましい特性 20 の例を図10に実線で示したが、この他にも、素子電流 Ifが素子電圧Vfに対して電圧制御型負性抵抗(VC NR特性と呼ぶ)特性を示す場合もある。また、これら 素子電流 I f の特性は、その製法および測定時の測定条 件等に依存する。なお、この場合も、本電子放出素子は 上述した三つの特性上の特徴を有する。

【0072】さらに、上述の評価装置において、素子電 極102、103間に電圧を印加して電子放出部105 より電子を放出させ、高圧電源153によりアノード電 極154に電圧を印加すると、放出電子は、基板101 の面に対する電子放出部105からの法線に対して、素 子に印加した電圧の正極側(図9では素子電極102 側) にずれて飛翔する。このような放射特性は、基板1 01に平行な面内での電位分布が、電子放出部105に 対して非対称になることによるものと考えられる。

【0073】次に、図1に示した本実施例の電子源の製 造工程について説明する。

【0074】まず、図2に示すように、予め十分に洗浄 した基板1に、印刷、焼成を行い、素子電極2、3を形 成する。通常、電子放出部形成用の導電性薄膜4は、各 40 配線層6、8と比べて著しく薄い膜であるので、濡れ 性、段差保持性等の問題を回避し、電子放出部形成用の 導電性薄膜4と各配線層6、8との電気的接続を良好に するために、素子電極2、3は設けられている。そのた め、各配線層6、8を、例えばスパッタリング法等によ り薄膜で構成する場合は、素子電極2、3は必ずしも設 ける必要はなく、後述する各配線層6、8の形成と同時 に形成することも可能である。

【0075】素子電極2、3の形成方法としては、真空

系を用いる方法や、溶媒に金属成分およびガラス成分を 混合した厚膜ペーストを印刷、焼成することにより形成 する厚膜形成法がある。製造工程の短縮化を図るために は、フォトリソグラフィエ程を必要としない厚膜印刷法 により素子電極2、3を形成すればよいが、電子が放出 される電子放出部の近傍すなわち導電性薄膜4の近傍 は、膜厚が薄い方が望ましい。そこで、厚膜印刷法を用 いる場合は、その際使用するペーストとして、有機金属 化合物により構成された、いわゆるMODペーストを使 【0069】第三に、アノード電極154に捕捉される 10 用することが好ましい。もちろん、これ以外の成膜方法 を用いても差し支えない。また、素子電極2、3の構成 材料としては、電気伝導性のある物質であれば、特に限 定されるものではない。

16

【0076】本実施例では、基板1としてソーダライム ガラス基板を用い、素子電極2、3の形成は厚膜印刷法 によった。この際使用したペーストはMODペースト で、金属成分はAuである。印刷の方法はスクリーン印 刷法である。印刷の後、70℃で10分間乾燥し、次に 本焼成を実施する。焼成温度は550℃で、ピーク保持 時間は約8分である。印刷、焼成後の1つの素子電極 2、3の大きさは、素子電極2、3の対向方向に対する 幅×長さが350×150マイクロメートル、厚みが 0. 3マイクロメートル以下であり、また素子電極2、 3間の間隔が2マイクロメートルであった。

【0077】次いで、図3に示すように、基板1上に、 **Y方向に配列された素子電極2、3のうち一方の素子電** 極3を電気的に接続するように、第1の配線層6を形成 する。第1の配線層6の形成方法には、素子電極2、3 の形成方法と同様の方法が適用できるが、第1の配線層 6は素子電極2、3と異なり、電気抵抗を低減させるた めに、膜厚が厚い方が好ましい。そのため、第1の配線 層6の形成方法としては、厚膜印刷法を用いるのが好ま しい。その際のペースト材料としては導電性のものであ ればどのようなものでもよく、Ag、Au、Pt、Pd 等の貴金属、Cu、Ni、A1、Cr等の卑金属、また はこれらの混合物からなる微粒子がピヒクル中に分散し たもの等が用いられる。また、高粘度、高チキソトロピ 一性を有するものが、細線の形成に適している。もちろ ん、薄膜配線の適用も可能であるが、膜厚を厚くするた めには厚膜印刷法よりも時間がかかる。本実施例では、 厚膜スクリーン印刷法を用いた。使用したペーストはA gペーストで、金属成分はAgである。所望のパターン でスクリーン印刷の後、110℃で20分の乾燥を行 い、550℃、ピーク保持時間15分の焼成を行って幅 が100マイクロメートル、厚みが12マイクロメート ルの第1の配線層6を得た。

【0078】第1の配線層6を形成したら、図4に示す ように、層間絶縁層7を形成する。層間絶縁層7の幅 は、図1から明らかなように、次工程で形成する第2の 蒸着法、スパッタリング法、プラズマCVD法等の真空 50 配線層8の幅よりも広く設定している。その理由は、第

1の配線層6と第2の配線層8との交差部での両者のシ ョートを防止するためである。層間絶縁層7の構成材料 としては、例えば、SIO2 薄膜、あるいはガラス微粒 子や酸化物微粒子をピヒクル中に分散したもの等、金属 成分を含まない厚膜ペーストによる膜等、絶縁性を保つ ことができるものであればよい。

17

【0079】本実施例では、厚膜スクリーン印刷法によ り層間絶縁層?を形成した。ペーストとしては、PbO を主成分としてガラスパインダーを混合したペーストを 分である。所望のパターンのスクリーン印刷、焼成後の 層間絶縁層?は、幅が500マイクロメートル、厚みが 30マイクロメートル以下であった。また、通常、層間 絶縁魔7は、第1の配線層6と第2の配線層8との絶縁 性を確保するため、印刷および焼成を2回ずつ実施す る。すなわち、1回目の印刷、焼成後に、再度印刷を行 う。これにより絶縁性が確保されることになる。

[0080] そして、図5に示すように、層間絶縁層7 の上に第2の配線層8を形成する。第2の配線層8は、 X方向に配列された素子電極2、3のうち他方の素子電 20 極2の位置に対応して、第1の配線層6と平行な方向に 突出する櫛状のパターンを有しており、これにより、第 2の配線層8が他方の素子電極2に電気的に接続され る。第2の配線層8の膜厚についても、第1の配線層6 と同様の理由で厚い方が好ましく、その形成方法として は、第1の配線層6の形成方法と同様の方法が適用でき る。本実施例では、厚膜スクリーン印刷法を用いた。使 用したペーストはAgペーストで、金属成分はAgであ る。所望のバターンでスクリーン印刷後、110℃で2 0分の乾燥を行い、550℃、ピーク保持時間15分の 30 焼成を行って、幅が300マイクロメートル、厚みが1 0マイクロメートルの、他方の素子電極2との接続パタ ーンを有する第2の配線層8を得た。

【0081】以上で、マトリックス配線の部分が完成す る。もちろん、ペースト材料、印刷方法等は、上述した ものに限るものではない。

【0082】最後に、図1に示したように、対の素子電 極2、3をつないで、電子放出部形成用の導電性薄膜4 を形成し、この導電性薄膜4に通電フォーミング処理を 施して電子放出部を形成し、電子源が完成する。導電性 薄膜4の形成方法および通電フォーミング処理について は従来の方法をそのまま適用することができる。

【0083】具体的には、対となる素子電極2、3をま たいで、有機パラジウム(CCP4230、奥野製薬工 業 (株) 製) をスピンナーにより回転塗布後、300℃ で10分間の加熱処理を行い、Pdからなる導電製薄膜 4を形成する。このようにして形成された導電製薄膜4 は、Pdを主元素とする微粒子から構成され、その膜厚 は10ナノメートル、シート抵抗値は5×10° Ω/□ であった。なお、ここで述べる微粒子膜とは複数の微粒 50 18

子が集合した膜であり、その微細構造としては微粒子が 個々に分散配置した状態のみならず、微粒子が互いに隣 接、あるいは重なり合った状態(島状も含む)の膜をさ し、その粒径とは、前記状態で粒子形状が認識可能な微 粒子についての径をいう。このPdを主元素とする膜 を、フォトリソグラフィー法を用いてパターニングする ことにより、通電フォーミング処理までの素子の製造工 程が完了する。

【0084】通電フォーミング処理は、本実施例では、 用いた。焼成温度は550℃、ピーク保持時間は約15 10 図8 (a) に示したような、パルス波高値を定電圧とし たパルスを連続的に印加することにより行った。その際 の印加パルスは、パルス幅下1が1ミリ秒、パルス間隔 T2が10ミリ秒、波高値が14Vであり、約10-6T orrの真空雰囲気下で60秒間実施した。このように して作製された電子放出部は、パラジウム元素を主成分 とする微粒子が分散配置された状態となり、その微粒子 の平均粒径は3ナノメートルであった。

> 【0085】以上説明したように、第2の配線層8に、 第1の配線層6と平行に突出するパターンを設けること で、素子電極2、3は、それぞれが電気的に接続される 各配線層6、8の形成と同時に、しかも直接接続される ので、素子電極2、3を各配線層6、8に接続させるた めの特別な工程や構造を必要としない。その結果、電子 源の製造工程の簡略化、および素子電極2、3の配線構 造の簡略化が達成される。また、配線構造の簡略化によ り、素子電極2、3と各配線層6、8との接続部分の信 頼性が向上するとともに、配線に支配される部分の面積 が低減されるので高密度配線が可能となり、素子電極 2、3ひいては電子放出素子9をより高密度に配置する ことができるようになる。

> 【0086】次に、図1に示した電子源を用いた画像形 成装置の一例について、図11~図13を参照して説明 する。図11は、図1に示した電子源を用いた画像形成 装置の表示パネルの一例の基本構成図であり、図12 は、図11に示した表示パネルの蛍光膜の、蛍光体の配 置例を示す図であり、図13は、図1に示した電子源を 用いた画像形成装置によりNTSC方式のテレビ信号に 応じて表示を行う例の駆動回路のプロック図である。

【0087】図11において、リアブレート81には、 図1に示したものと同様の電子源80が固定されてい る。電子版80の、m×nのマトリックス状に配置され た電子放出素子87は、それぞれ単純なマトリックス配 線を構成する、m本の配線からなるx配線88およびn 本の配線からなるy配線89に接続されている。ここ で、x配線88は図1に示した第2の配線層8に対応 し、 y配線89は図1に示した第1の配線6に対応す る.

【0088】電子源80には、ガラス基板83の内面 に、画像形成部材である蛍光膜84とメタルパック85 が形成されたフェースプレート82が、支持枠86を介 して対向配置されている。電子源80とメタルバック85の間には、不図示の電源により、電子源80から放出された電子ピームを加速するための高電圧が印加される。これらリアプレート81、支持枠86およびフェースプレート82は互いに気密固着(封着)され、リアプレート81と支持枠86とフェースプレート82とで外囲器90を構成する。リアプレート81、支持枠86およびフェースプレート82の封着は、互いの固着面にフリットガラス等を強布し、大気中あるいは窒素中で、400℃~500℃で10分以上焼成することで行われ 10 る。また、各×配線88にはそれぞれ支持枠86に設けられたm本の容器外端子D×1、D×2、・・・、D×mが接続され、各y配線89にはそれぞれ支持枠86に設けられた n本の容器外端子Dy1、Dy2、・・・、Dy nに接続される。

【0089】外囲器90は上述のごとく、フェースプレート82、支持枠86およびリアプレート81で構成されているが、リアプレート81は主に電子源80の強度を補強する目的で設けられるため、電子源80自体で十分な強度を持つ場合は別体のリアプレート81は必ずし20も必要でなく、電子源80に直接、支持枠86を封着し、フェースプレート82、支持枠86および電子源80にて外囲器90を構成してもよい。また、さらには、フェースプレート82、リアプレート81間に、スペーサと呼ばれる不図示の支持体を設置することで、大気圧に対して十分な強度をもつ外囲器90の構成にすることもできる。

【0090】蛍光膜84は、モノクロームの場合は画像 形成部材である蛍光体のみからなるが、カラーの場合 は、図12に示すように、蛍光体の配列によりプラック 30 ストライプあるいはプラックマトリクスなどと呼ばれる 黒色導電材84bと蛍光体84aとで構成される。プラ ックストライプ、ブラックマトリクスが設けられる目的 は、カラー表示の場合必要となる三原色蛍光体の、各蛍 光体84a間の塗り分け部を黒くすることで混色等を目 立たなくすることと、蛍光膜84における外光反射によ るコントラストの低下を抑制することである。ブラック ストライプの材料としては、通常よく用いられている黒 鉛を主成分とする材料だけでなく、導電性があり、光の 透過および反射が少ない材料であればこれに限るもので 40 はない。ガラス基板83に蛍光体を塗布する方法は、モ ノクローム、カラーによらず、沈殿法や印刷法が用いら れる。さらに、カラーの場合には、スラリー法を用いる ことも可能である。

【0091】また、蛍光膜84の内面側には通常メタルパック85が設けられる。メタルパック85の目的は、 蛍光体84aの発光のうち内面側への光をフェースプレート82側へ鏡面反射することにより輝度を向上すること、電子ピーム加速電圧を印加するための電極として作用すること、外囲器90内で発生した負イオンの衝突に50

よるダメージからの蛍光体84aの保護等である。メタルパック85は、蛍光膜84を作製後、蛍光膜84の内面側表面の平滑化処理(通常フィルミングと呼ばれる)を行い、その後A1を真空蒸着等で堆積することで作製できる。

20

【0092】フェースプレート82には、さらに蛍光膜84の導電性を高めるため、蛍光膜84の外側面に透明電極(不図示)を設けてもよい。

【0093】前述の封着を行う際、カラーの場合は各色 蛍光体84bと電子放出素子87とを対応させなくては ならないため、十分な位置合わせを行う必要がある。

【0094】リアプレート81と支持枠86とフェースプレート82とを互いに封着し、外囲器90が構成されたら、不図示の排気管を通じて排気系により外囲器90内を10.7Torr程度の真空度まで排気し、外囲器90を封止する。また、外囲器90の封止後の真空度を維持するために、ゲッター処理を行う場合もある。これは、外囲器90の封止を行う直前あるいは封止後に、抵抗加熱あるいは高周波加熱等の加熱法により、外囲器90内の所定の位置に配置されたゲッター(不図示)を加熱し、蒸着膜を形成する工程である。ゲッターは、通常、Ba等が主成分であり、該蒸着膜の吸着作用により、例えば10-5~10-7Torrの真空度を維持するものである。なお、電子放出素子87の通電フォーミング処理以降の工程は、適宜設定される。

【0095】次に、NTSC方式のテレビ信号に基づきテレビジョン表示を行うための駆動回路の概略構成を、図13のブロック図を用いて説明する。符号191は図11に示した表示パネルであり、また、192は走査回路、193は制御回路、194はシフトレジスタ、195はラインメモリ、196は同期信号分離回路、197は変調信号発生器、V.、V.は直流電圧源をそれぞれ示す。

【0096】以下、各部の機能を説明していくが、まず表示パネル191は、端子Dx1ないしDxm、およびDy1ないしDyn、および高圧端子H、を介して外部の電気回路と接続している。このうち、端子Dx1ないしDxmには、前記表示パネル191内に設けられている電子源、すなわちm行n列の行列状にマトリクス配線された電子放出素子群を一行(n素子)ずつ順次駆動してゆくための走査信号が印加される。

【0097】一方、端子Dy1ないしDynには、前記走査信号により選択された一行の電子放出来子の各案子の出力電子ビームを制御するための変調信号が印加される。また、高圧端子H、には、直流電圧源V。より、例えば10kVの直流電圧が供給されるが、これは、電子放出素子より出力される電子ビームに蛍光体を励起するのに十分なエネルギーを付与するための加速電極である。

【0098】次に、走査回路192について説明する。

走査回路192は、内部にm個のスイッチング素子(図中、S1ないしSmで模式的に示している)を備えるもので、各スイッチング素子は、直流電圧源Vェの出力電圧もしくは0V(グランドレベル)のいずれか一方を選択し、表示パネル191の端子Dx1ないしDxmと電気的に接続するものである。S1ないしSmの各スイッチング素子は、制御回路193が出力する制御信号に基づいて動作するものであるが、実際には、例えばFETのようなスイッチング素子を組み合せることにより容易に構成することが可能である。

21

【0099】なお、前記直流電圧源V. は、本実施例の場合には前記電子放出素子の特性(電子放出しきい値電圧)に基づき、走査されていない素子に印加される駆動電圧が電子放出しきい値電圧以下となるような一定電圧を出力するように設定されている。

【0100】また、制御回路193は、外部より入力する画像信号に基づいて適切な表示が行われるように各部の動作を整合させる働きをもつものである。次に説明する同期信号分離回路196より送られる同期信号Tstacに基づいて、各部に対してTscaxおよびTsva およびTsva の各制御信号を発生する。

【0101】同期信号分離回路196は、外部から入力されるNTSC方式のテレビ信号から、同期信号成分と輝度信号成分とを分離するための回路で、よく知られているように周波数分離(フィルター)回路を用いれば、容易に構成できるものである。同期信号分離回路196により分離された同期信号は、よく知られるように垂直同期信号と水平同期信号よりなるが、ここでは説明の便宜上、Tstrc信号として図示した。一方、前記テレビ信号から分離された画像の輝度信号成分を便宜上DATA 30信号と表わすが、同信号はシフトレジスタ194に入力される。

【0102】シフトレジスタ194は、時系列的にシリアルに入力される前記DATA信号を、画像の1ライン毎にシリアル/パラレル変換するためのもので、前記制御信号193より送られる制御信号Tspr に基づいて動作する(すなわち、制御信号Tspr は、シフトレジスタ194のシフトクロックであると言い替えてもよい)。シリアル/パラレル変換された画像1ライン分(電子放出素子の駆動データに相当する)のデータは、Id1ないしIdnのn個の並列信号として前記シフトレジスタ194より出力される。

 $[0\ 1\ 0\ 4]$ 変調信号発生器 $1\ 9\ 7$ は、前記画像データ ったものとなるのはいつまでもない。 $9\ 3$ の 5 に $1\ 1\ 1\ 1$ ないし $1\ 1\ 1$ の $1\ 1$ の 1 の 1 の 1 の 1

の各々を適切に駆動変調するための信号源で、その出力 信号は、増子Dy1ないしDynを通じて表示パネル1 91内の電子放出素子に印加される。

22

【0105】前述したように、本発明に係わる電子放出素子は、放出電流Ieに対して以下の基本特性を有している。すなわち、前述したように、電子放出には明確なしきい値電圧Vthがあり、Vth以上の電圧を印加されたときのみ電子放出が生じる。また、電子放出しきい値以上の電圧に対しては、素子への印加電圧の変化に応じて放出電流も変化してゆく。なお、電子放出素子の材料や構成、製造方法を変えることにより、電子放出しきい値電圧Vthの値や、印加電圧に対する放出電流の変化の度合が変る場合もあるが、いずれにしても以下のようなことがいえる。

【0106】すなわち、本案子にパルス状の電圧を印加する場合、例えば電子放出しきい値以下の電圧を印加しても電子放出は生じないが、電子放出しきい値以上の電圧を印加する場合には電子ビームが出力される。その際、第一には、パルスの波高値Vmを変化させることにより出力電子ビームの電荷の総量を制御することが可能である。第二には、パルスの幅Pwを変化させることにより出力電子ビームの電荷の総量を制御することが可能である。

【0107】したがって、入力信号に応じて、電子放出 素子を変調する方式としては、電圧変調方式、パルス幅 変調方式等が挙げられ、電圧変調方式を実施するには、 変調信号発生器197としては、一定の長さの電圧パル スを発生するが入力されるデータに応じて適宜パルスの 波高値を変調するような電圧変調方式の回路を用いる。

【0108】また、パルス幅変調方式を実施するには、 変調信号発生器197としては、一定の波高値の電圧パ ルスを発生するが入力されるデータに応じて適宜電圧パ ルスの幅を変調するようなパルス幅変調方式の回路を用 いるものである。

【0109】以上説明した一連の動作により、表示パネル191を用いてテレビジョンの表示を行える。なお、上記説明中、特に記載しなかったが、シフトレジスタ194やラインメモリ195は、デジタル信号式のものでもアナログ信号式のものでも差し支えなく、画像信号のシリアル/パラレル変換や記憶が所定の速度で行われればよい。

【0110】デジタル信号式を用いる場合には、同期信号分離回路196の出力信号DATAをデジタル信号化する必要があるが、これは同期信号分離回路196の出力部にA/D変換器を備えれば容易に可能であることはいうまでもない。また、これと関連してラインメモリ195の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器197に用いられる回路が若干異なったものとなるのはいうまでもない。すなわち、デジタル信号の場合には、電圧変調方式の場合、変調信号発生

器197には、例えばよく知られるD/A変換回路を用い、必要に応じて増幅回路等を付け加えればよい。またパルス幅変調方式の場合、変調信号発生器197は、例えば高速の発振器および発振器の出力する波数を計数する計数器(カウンタ)および計数器の出力値と前記ラインメモリ195の出力値を比較する比較器(コンパレータ)を組み合せた回路を用いれば当業者であれば容易に構成できる。必要に応じて、比較器の出力するパルス幅変調された変調信号を電子放出案子の駆動電圧にまで電圧増幅するための増幅器を付け加えてもよい。

【0111】一方、アナログ信号の場合には、電圧変調方式の場合、変調信号発生器197には、例えばよく知られるオペアンプ等を用いた増幅回路を用いればよく、必要に応じてレベルシフト回路等を付け加えてもよい。また、パルス幅変調方式の場合には、例えばよく知られた電圧制御型発振回路(VCO)を用いればよく、必要に応じて電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付け加えてもよい。

【0112】以上のように完成した画像表示装置において、電子源80の各電子放出素子87に、端子Dx1ないしDxm、Dy1ないしDynを通じ、電圧を印加することにより、電子を放出させ、高圧端子H、を通じ、メタルパック85あるいは透明電極(不図示)に高圧を印加し、電子ビームを加速し、蛍光膜84に衝突させ、励起・発光させることで画像を表示することができる。また、図1に示したような配線構造を有する電子源80を用いることにより、配線および電子放出素子87の密度を高密度化できるので、単位面積あたりの画素数を増やし、高解像度を有する画像形成装置が達成される。

【0113】以上述べた構成は、表示等に用いられる好 30 適な画像形成装置を作製する上で必要な概略構成であり、例えば各部材の材料等、詳細な部分は上述内容に限られるものではなく、画像形成装置の用途に適するように適宜選択する。また、入力信号例として、NTSC方式を挙げたが、これに限るものでなく、PAL、SEC AM方式等の賭方式でもよく、また、これよりも、多数の走査線からなるTV信号(例えば、MUSE方式をはじめとする高品位TV)方式でもよい。

【0114】なお、本実施例では、第2の配線層8(x 配線88)の櫛状に突出したパターンが、他方の素子電 極2(図1参照)の対向方向と垂直な方向(Y方向)に 対して全ての範囲で接触している例を示したが、第2の 配線層8が特に厚膜で構成され、他方の素子電極2が正 極側となる場合には、図14に示すように、第2の配線 層28が他方の素子電極22に、素子電極22、23の 対向方向と垂直な方向の端部で接触するように、第2の 配線層28の櫛状に突出したパターンを設けることが好ましい。

【0115】これは、前述したように、表面伝導型の電 スクリーン印刷法により形成し、焼成することで、第1 子放出素子29から放出された電子は正極側にずれて飛 50 の配線層206と一方の素子電極203との電気的接

24

期する放射特性を有し、これによる電子の配線への吸い 込みを防止するためである。すなわち、第2の配線層2 8に接触する他方の素子電極22を正極としたとき、厚 膜である第2の配線層28が、電子放出部を含む導電性 薄膜24の近傍にあると、電子放出部から放出された電 子が所定の位置に到達せずに、第2の配線層28に吸い 込まれる場合があるが、このように、第2の配線層28 の他方の素子電極22との接触位置を、素子電極22、 23の対向方向と垂直な方向の端部で接触するようにす ることで、放出された電子がすれる方向には第2の配線 層28に吸い込まれることはなくなる。

【0116】一方、第1の配線層26が接触する一方の素子電極23が正極となる場合には、同様の理由により、一方の素子電極23の端部に接触するように第1の配線層26を配置することで、放出された電子の第1の配線層26への吸い込みを抑えることができる。もちろん、正極、負極に係わらず、第1の配線層26および第2の配線層28を、それぞれ素子電極22、23の端部に接触するように配置してもよい。

【0117】(第2実施例)図15は、本発明の電子源の第2実施例の要部平面図である。本実施例では、基板上201に、電子放出案子209の他方の案子電極202と接触する部分配線210が他方の素子電極202ごとに形成され、第2の配線層208は、これら各部分配線210に接触するような、櫛状に突出したパターンを有する。すなわち、第2の配線層208は、部分配線210を介して電子放出素子209の他方の素子電極202と電気的に接続されている。その他の、電子放出案子209や第1の配線層206や層間絶縁層207の構成については第1実施例と同様でよいので、その説明は省略する。

【0118】次に、本実施例の電子源の製造工程について説明する。

【0119】まず、図16に示すように、青板ガラスからなる基板201を十分に洗浄した後、この基板201上に、フォトリソグラフィ技術によりTi薄膜を形成して下引き層としたPt薄膜からなる素子電極202、203の大きさは、素子電極202、203の対向方向に対する幅×長さが300×200マイクロメートル、厚みが100ナノメートルとし、また素子電極202、203間の間隔は2マイクロメートルとした。また、対の素子電極202、203の縦横の並びのピッチは、700マイクロメートル×500マイクロメートルとした。

【0120】次いで、図17に示すように、一方の案子電極203に接触する第1の配線層206および他方の素子電極202に接触する部分配線210を、それぞれスクリーン印刷法により形成し、焼成することで、第1の配象層206と一方の素子電板203との電気的接

統、および部分配線210と他方の素子電極202との 電気的接続を得た。使用したペーストはAgペーストで ある。

【0121】第1の配線層206および部分配線210 を形成したら、図18に示すように、第1の配線層20 6に直交する層間絶縁層207をスクリーン印刷法によ り形成し、焼成した。ペーストは、ガラスペーストであ る。ここで、図18では、層間絶縁層207は部分配線 210に隣接して形成されているが、層間絶縁層207 と部分配線210とは、互いに重なり合っていてもよい 10 し離れていてもよい。そして、図19に示すように、層 間絶縁層207の上に第2の配線層208を形成する。 第2の配線層208は、部分配線210の位置に対応し て、第1の配線層206と平行な方向に突出し部分配線 210に接触する櫛状のパターンを有しており、第2の 配線層208の形成により、第2の配線層208は部分 電極210を介して他方の素子電極202に電気的に接 続される。第2の配線層208の形成方法としては第1 の配線層206の形成方法と同様の方法が適用できる。 ここでは、第2の配線層208をスクリーン印刷法によ 20 り形成し、使用したペーストはAgペーストである。

【0122】最後に、図15に示したように、対の素子電極202、203をつないで、電子放出部形成用の導電性薄膜204を形成し、この導電性薄膜204に通電フォーミング処理を施して電子放出部を形成し、電子源が完成する。本実施例でも、導電性薄膜204としてはPdの微粒子からなる薄膜でであり、有機金属溶液の塗布焼成で得られた薄膜を素子電極202、203の間隔内で残るようにCr薄膜のリバースエッチング法によりパターニングして形成した。

【0123】このように、一方の素子電極203と接触する第1の配線層206と同時に、他方の素子電極と接触する部分配線210を形成し、この部分配線210を介して第2の配線層208を他方の素子電極202に接続させることで、第2の配線層208の位置ずれに対する許容度を拡大することができ、第2の配線層208の位置合わせが容易になる。

【0124】本実施例においても、電子放出素子209から放出された電子の配線への吸い込みを防止するために、部分配線210の他方の素子電極202との接触位 40置を、素子電極202、203の対向方向に垂直な方向の端部としてもよい。

【0125】(第3実施例)図20は、本発明の電子源の第3実施例の要部平面図である。本実施例では、基板301上にマトリックス状に配置された多数の表面伝導型の電子放出素子309が、それぞれ一対の素子電極302、303をつなぐ導電製薄膜304とで構成される点は、第1実施例と同様であり、素子電極302、303の配線構造が第1実施例と異なる例を示す。

【0126】図20において、本実施例の電子源は、基本的に、それぞれX方向に平行に形成された第1の配線 層306と第2の配線層308とに電気的に接続されて X方向に並ぶ複数個の電子放出素子309を1つの単位とし(これを素子行と呼ぶ)、これをY方向に複数行配

26

【0127】第1の配線層306および第2の配線層3 08は、互いに電子放出素子309を挟んでY方向に間隔をおいて形成された櫛状の配線であり、それぞれの櫛の歯に相当する部分が互い違いに向き合わせて配置されて、第1の配線層306が一方の素子電極303に、第2の配線層308が他方の素子電極302に、それぞれ電気的に接続されている。

置した構成となっている。

【0128】次に、本実施例の電子源の製造工程について説明する。

【0129】まず、図21に示すように、第1実施例と同様にして、洗浄された基板301(ここでは、ソーダライムガラス基板を使用)に、素子電極302、303の形成方法として、厚膜印刷法を用いた。この際使用したペーストはMODペーストで、本実施例では金属成分としてPtを用いた。印刷の方法はスクリーン印刷法である。印刷の後、70℃で10分間乾燥し、次に本焼成を実施する。焼成温度は550℃で、ピーク保持時間は約8分である。印刷、焼成後の素子電極302、303の膜厚は、0.25マイクロメートル以下であった。

【0130】次いで、図22に示すように、第1の配線 層306および第2の配線層308を形成する。第1の 配線層306および第2の配線層308は、それぞれ櫛 状のパターンをもつ配線であり互いに重なり合わないの で、第1の配線層306と第2の配線層308とは同時 に形成することができる。しかも、第1の配線層306 および第2の配線層308の形成により、一方の素子電 極303と第1の配線層306との接続、および他方の 素子電極302と第2の配線層308との接続がなされ る。

【0131】本実施例では、第1の配線層306および第2の配線層308の形成方法として、厚膜スクリーン印刷法を用いた。この際使用したペーストはAgペーストで、金属成分はAgである。所望のパターンでスクリーン印刷を行い、110℃で20分間の乾燥を行った後、550℃、ピーク保持時間15分の焼成を行って、幅が300マイクロメートル、厚みが10マイクロメートルの第1の配線層306および第2の配線層308を得た。

【0132】以上で、素子電極302、303への配線 部分が完成する。もちろん、ペースト材料や印刷方法等 は、第1実施例と同様に、上述したものに限るものでは ない。 第1の配線層306および第2の配線層308 50 を形成したら、図20に示すように、対の素子電極30 2、303間をつなぐ導電性薄膜304を形成する。そして、この導電性薄膜304に通電フォーミング処理を施して導電性薄膜304に電子放出部を形成し、電子源が完成する。導電性薄膜304の形成方法および通電フォーミング処理については第1実施例と同様でよいので、その説明は省略する。

【0133】上記構成に基づき、各素子行の第1の配線 層306と第2の配線層308との間に適宜駆動電圧を 印加することで、電子放出素子309を各素子行ごとに 独立して駆動することができる。すなわち、電子を放出 10 したい素子行には、電子放出しきい値以上の電圧を印加 し、電子を放出しない素子行には、電子放出しきい値以 下の電圧を印加すればよい。

【0134】次に、図20に示した電子額を用いた画像 形成装置の一例について、図23を参照して説明する。 図23は、図20に示した電子源を用いた画像形成装置 の表示パネルの一例の基本構成図である。

【0135】図23において、リアプレート381に は、図20に示したものと同様の電子源380が固定さ れている。電子源380とフェースプレート382との 20 間には、各電子放出案子309に対応して、案子行と直 交して配置された複数のストライプ状のグリッド電極3 91が設けられている。各グリッド電極391は、電子 放出素子309から放出された電子を変調させるもので あり、それぞれ各電子放出案子309に対応して、電子 を通過させるための円形の関口391aが設けられてい る。グリッド電極391の形状や配置については、必ず しも図23に示したものと同様でなくともよい。例え ば、開口としてメッシュ状に多数の通過口を設けたもの でもよく、また、電子放出素子309の周囲や近傍に設 30 けてもよい。各グリッド電極391および電子源380 の各配線層306、308は、それぞれ不図示の容器外 端子により外囲器の外部に引き出されている。さらに各 容器外端子は、それぞれ不図示の制御回路と電気的に接 統されている。その他の構成は第1実施例と同様である ので、その説明は省略する。

【0136】本実施例の國像形成装置では、案子行を1 列ずつ順次駆動(走査)していくのと同期してグリッド 電極列に画像1ライン分の変調信号を同時に印加することにより、電子放出案子309から放出された電子の蛍 40 光体への照射を制御し、画像を1ラインずつ表示することができる。

【0137】以上説明したように本実施例の電子源38 0では、電子放出案子309を案子行ごとに接続する場合において、第1の配線層306および第2の配線層3 08を櫛状とし、その櫛の歯の部分で電子放出案子30 9の案子電極302、303に接続することで、第1の 配線層306と第2の配線層308とで直接、案子電極302、303に接続することができる。その結果、配 線構造が簡略化され、案子電極302、303と各配線 50 28

層306、308との接続部分の信頼性が向上する。配線構造が簡略化されることにより、配線に支配される面積が低減され、素子電極302、303ひいては電子放出素子309をより高密度に配置することができるようになる。しかも、第1の配線層306と第2の配線層308とは互いに重なり合わないので、第1の配線層306と第2の配線層308と第2の配線層308との間に絶縁構造を設ける必要もなく、さらに、第1の配線層306と第2の配線層308とを同時に形成することができるので、第1実施例に比較して、製造工程をより削減することができる。

【0138】そして、このような電子源380を画像形 成装置に用いることで、単位面積あたりの画案数が多 く、高解像度の画像形成装置を容易に製造することがで きる。なお、本実施例の電子源380においても、第1 実施例と同様に、図24に示すように、第1の配線層3 26の一方の素子電極323との接触位置および第2の 配線層328の他方の索子電極322との接触位置が、 それぞれ素子電極322、323の対向方向と垂直な方 向の端部となるように、第1の配線層326および第2 の配線層328に櫛状に突出したパターンを設け、電子 放出素子329から放出された電子の配線への吸い込み を防止してもよい。図24では、両方の配線層326、 328の突出したパターンを素子電極322、323の 対向方向と垂直な方向の端部で接触するように設けた例 を示しているが、少なくとも正極側が、そのように接触 していればよい。

【0139】以上説明した各実施例から明らかなように、本発明に係わる電子源は基本的には電子放出案子として冷陰極型の電子放出素子を用いており、その中でも特に、表面伝導型の電子放出素子を用いている。冷陰極型の電子放出案子は、例えばフォトリソグラフィー、エッチングのような製造技術を用いれば基板上に精密に位置決めして形成できるため、微小な関隔で多数個を配列することが可能である。しかも、従来からCRT等で用いられてきた熱陰極と比較すると、陰極自身や周辺部が比較的低温な状態で駆動できるため、より微細な配列ピッチの電子源を容易に実現できる。

【0140】このような冷陰極型の電子放出素子としては、MIM型、FE型、表面伝導型等があるが、その中でもとりわけ好ましいのは表面伝導型の電子放出素子である。すなわち、MIM型の電子放出素子は絶縁層や上部電極の厚さを比較的精密に制御する必要があり、また、FE型の電子放出素子は針状の電子放出部の先端形状を精密に制御する必要がある。そのため、これらの素子は比較的製造コストが高くなったり、製造プロセス上の制限から大面積のものを作製するのが困難となる場合があった。これに対して、表面伝導型の電子放出素子は構造が簡単であり、大面積のものを容易に作製できる。近年、特に大面積で安価な表示装置が求められる状況においては、とりわけ好適な冷陰極型の電子

放出素子であるといえる。

【0141】また、本発明の電子源は、例えば、電子顕 微鏡のように、放出電子の被照射部材が、画像形成部材 以外の部材である場合についても適用でき、被照射部材 を特定しない電子線発生装置としての形態も取り得る。

29

【0142】さらに、上述した各実施例では、國像形成装置として函像を表示する画像表示装置を例に挙げて説明したが、本発明の思想によれば、例えば、感光性ドラムと発光ダイオード等で構成された光ブリンタの発光ダイオード等の代替の発光源としても用いることもできる。この場合、画像形成部材としては、上述の実施例で用いた蛍光体のような、直接発光する物質に限るものではなく、電子の帯電による潜像画像が形成されるような部材を用いることもできる。

[0143]

【発明の効果】本発明は、以上説明したとおり構成されているので、以下に記載する効果を奏する。

[0144]本発明の電子源およびその製造方法のうち、行列状に配置された電子放出素子への配線として、複数の行方向配線および複数の列方向配線が互いに絶縁 20 層を介して交差して形成されたものでは、各行方向配線は電子放出素子の一方の素子電極に直接、電気的に接続され、各列方向配線には、電子放出素子の他方の素子電極に直接または部分配線を介して電気的に接続される様状のパターンを有するので、素子電極を各配線に接続するための特別な構造や工程が必要なくなる。その結果、電子源の製造工程の簡略化、および素子電極の配線構造の簡略化を達成することができる。また、配線構造の簡略化により、素子電極と各配線との接続部分の信頼性が向上するとともに、配線に支配される部分の面積が低減 30 されるので高密度配線が可能となり、素子電極ひいては電子放出素子をより高密度に配置することができる。

【0145】一方、行列状に配置された電子放出素子への配線として、電子放出素子の行ごとに、電子放出素子を間において素子電極の対向方向と垂直な方向に、複数の第1の行方向配線および第2の行方向配線を形成したものでは、各行方向配線は、それぞれ様状に突出するパターンにおいて素子電極に接触し、電気的に接続される。その結果、第1の行方向配線および第2の行方向配線だけで、電子放出素子の素子電極との配線がなされ、電子源の製造工程の簡略化、および素子電極の配線構造の簡略化を達成することができる。しかも、各行方向配線は同時に形成することができるので、配線工程および配線構造をより簡略化できる。

【0146】さらに、上記本発明の電子額において、各配線を厚膜印刷法により形成することで、フォトリソグラフィ工程を必要とせずに各配線の形成を行えるので、各配線の形成工程の短縮化が図られる。

【0147】また、各配線のうち、少なくとも電子放出 よりNTSC方式のテレビ信 素子の正極となる素子電極に接触する配線を、素子電極 50 駆動回路のブロック図である。

の端部で接触させることで、電子放出素子から放出され た電子が配線に吸い込まれる現象を抑えることができ ス

【0148】特に、本発明の電子源に用いられる電子放出素子として表面伝導型の電子放出素子を用いることで、構造が簡単で製造が単純であり、大面積のものも容易に作製できる。

【0149】本発明の画像形成装置は、上述した配線構造を有する本発明の電子源を用いているので、配線および電子放出素子の密度を高密度化でき、単位面積あたりの画素数を増やし、高解像度を有する画像形成装置を達成することができる。特に、画像形成部材として、電子放出素子から放出される電子が衝突することにより発光する蛍光体を含む蛍光膜を用いることで、高解像度でしかも大画面の画像表示装置を容易に得ることができる。

【0150】そして、本発明の画像形成装置の製造方法は、電子源を上述した本発明の電子源の製造方法により製造することにより、電子源の製造工程を簡略化しつつも、画素密度の高い画像形成装置を得ることができる。

【図面の簡単な説明】

【図1】本発明の電子源の第1実施例の要部平面図である。

【図2】図1に示した電子源の製造工程を説明するための図であり、素子電極を形成した状態を示す。

【図3】図1に示した電子源の製造工程を説明するための図であり、第1の配線層を形成した状態を示す。

【図4】図1に示した電子源の製造工程を説明するための図であり、層間絶録層を形成した状態を示す。

【図5】図1に示した電子源の製造工程を説明するため 30 の図であり、第2の配線層を形成した状態を示す。

【図6】本発明に好適な基本的な表面伝導型電子放出素子の構成を示す図で、同図(a)はその平面図、同図(b)はその断面図である。

【図7】図6に示した表面伝導型電子放出素子の製造工程の一例を説明するための図である。

【図8】表面伝導型電子放出素子に電子放出部を形成する際に行われる通電フォーミング時に与えられる電圧波形の例を示す図である。

【図9】図6に示した構成を有する素子の電子放出特性 を測定するための測定評価装置の概略構成図である。

【図10】図9に示した測定評価装置により測定された 放出電流 I e および素子電流 I f と素子電圧V f の関係 の典型的な例を示すグラフである。

【図11】図1に示した電子源を用いた画像形成装置の 表示パネルの一例の基本構成図である。

【図12】図11に示した表示パネルの蛍光膜の、蛍光体の配置例を示す図である。

【図13】図1に示した電子源を用いた画像形成装置によりNTSC方式のテレビ信号に応じて表示を行う例の 駆動回路のブロック図である。

【図14】本発明の電子源の第1実施例における、配線の変形例をしめす要部平面図である。

【図15】本発明の電子源の第2実施例の要部平面図である。

【図16】図15に示した電子額の製造工程を説明する ための図であり、素子電極を形成した状態を示す。

【図17】図15に示した電子源の製造工程を説明する ための図であり、第1の配線層および部分配線を形成し た状態を示す。

【図18】図15に示した電子源の製造工程を説明する ための図であり、層間絶縁層を形成した状態を示す。

【図19】図15に示した電子源の製造工程を説明する ための図であり、第2の配線層を形成した状態を示す。

【図20】本発明の電子源の第3実施例の要部平面図である。

【図21】図20に示した電子源の製造工程を説明する ための図であり、素子電極を形成した状態を示す。

【図22】図20に示した電子源の製造工程を説明する ための図であり、第1の配線層および第2の配線層を形成した状態を示す。

【図23】図20に示した電子源を用いた画像形成装置の表示パネルの一例の基本構成図である。

【図24】本発明の電子源の第3実施例における、配線の変形例をしめす要部平面図である。

[図25] 従来の表面伝導型電子放出素子の典型的な素子構成を示す図である。

【符号の説明】

1、201、301 基板

2, 3, 22, 23, 202, 203, 302, 30

3、322、323素子電極

4、24、204、304 導電性薄膜

6、26、206、306、326 第1の配線層

32

7、207 層間絶縁層

8、28、208、308、328 第2の配線層

9、29、87、209、309、329 **電子**放出 素子

80、380 電子源

81、381 リアプレート

10 82、382 フェースプレート

83 ガラス基板

84 蛍光膜

84a 蛍光体

84b 黒色導電材

85 メタルパック

86 支持枠

88 x配線

89 y配線

90、390 外囲器

20 191 表示パネル

192 走査回路

193 制御回路

194 シフトレジスタ

195 ラインメモリ

196 同期信号分離回路


197 変調信号発生器

210 部分配線


391 グリッド電極


391a 関口


[図1]




【図2】








【図11】





【図13】


【図14】





[図25]












[図24]



フロントページの続き

H 0 1 J 31/12

(51) Int. Cl. 6 識別記号 庁内整理番号 F I

В

技術表示箇所

THIS PAGE BLANK (USPTO)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED FEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

